AMD正式宣佈，代號爲Venice（威尼斯）的第六代AMD EPYC（霄龍）處理器成爲業界首款完成流片（tape out），並採用臺積電先進2nm（N2）製程技術的高效能運算（HPC）產品。

第一個臺積電2nm！

據悉，AMD董事長兼CEO蘇姿豐於14日拜訪最大合作伙伴臺積電。現場，蘇姿豐與臺積電董事長兼總裁魏哲家一起手持Venice CCD，共同宣佈了里程碑的一刻。

AMD表示，Venice預計將在2026年如期上市，有望早於傳統使用臺積電最新節點用戶的蘋果。

據悉，第六代EPYC Venice預計將基於Zen 6 架構，採用臺積電最新的N2（2nm 級）製造工藝打造。

有關Venice處理器的規格和CCD的細節，目前一概欠奉。但既然該芯片已經流片並啓動，這意味着CCD已成功啓動並通過基本功能測試和驗證。

蘇姿豐表示：“多年來，臺積電一直是AMD重要的合作伙伴，我們與臺積電的研發和製造團隊進行了深入合作，使AMD能夠始終如一地提供領先的產品，突破高性能計算的極限。 作爲臺積電N2製程以及臺積電亞利桑那州晶圓21廠的首位HPC客戶，充分展現了我們如何緊密合作，共同推動創新並提供先進技術，爲未來運算注入動能。”

臺積電的N2製程是首個依賴全環繞柵極 （GAA） 納米片晶體管的工藝技術。恆定電壓下可將功耗降低 24%、35%，性能提高15%，同時與上一代 N3（3nm級）相比，晶體管密度提高1.15倍。

AMD宣佈上消息之前，Intel基於其18A工藝打造的下一代至強Clearwater Forest處理器（將與臺積電的N2競爭）已推遲到明年上半年發佈。

另外，AMD宣佈，第五代AMD EPYC CPU（現款）已在亞利桑那州鳳凰城附近的Fab 21工廠成功啓用和驗，未來可以在美國生產。