經過優化的 EDA 和 IP 全面解決方案為台積公司 N2 和 A16 工藝帶來強化的計算性能、功耗和工程生產力

摘要：

• 由Synopsys.ai賦能、可投入生產的人工智能驅動EDA流程面向N2工藝可實現全球領先的結果質量，並加速科技行業領導者的設計節點遷移
• 在台積公司的A16工藝上開發全新背側電源交付功能，以實現高效的電源分配和系統性能
• 新思科技攜手台積公司和Ansys聯合開發支持CoWoS互聯封裝的多物理場流程，以應對熱和電源完整性挑戰
• 新思科技 3DSO.ai可提供人工智能驅動的系統設計分析，支持台積公司3DFabric技術並實現行業領先的結果質量
• 面向台積公司先進節點上開發的全新40G UCIe、HBM4和3DIO IP優化了延遲、功耗、性能和麪積

加州桑尼維爾2024年10月8日 /美通社/ -- 新思科技（納斯達克股票代碼：SNPS）近日宣佈，與台積公司深化合作，面向台積公司的先進工藝和3DFabric技術提供全球領先的 EDA和IP解決方案，持續加速人工智能和多芯片系統設計的創新。人工智能應用對計算能力的迫切需求要求半導體技術加速創新。新思科技和台積公司已經緊密合作數十年，推動業界領先的Synopsys.ai™賦能、人工智能驅動EDA全面解決方案和2.5/3D多芯片架構遷移完整解決方案的發展，為未來十億至萬億晶體管的人工智能芯片設計鋪平了道路。

台積公司生態系統與聯盟管理部門負責人Dan Kochpatcharin表示：「台積公司很高興能與新思科技合作，針對基於台積公司先進工藝和3DFabric技術的人工智能設計的嚴苛計算需求，開發領先的EDA和IP解決方案。近期，我們和新思科技在人工智能驅動的EDA套件和經過硅驗證的IP方面的合作成果，幫助我們的共同客戶顯著提高了生產力，並為先進的人工智能芯片設計提供了出色的性能、功耗和麪積。」

新思科技EDA產品管理高級副總裁Sanjay Bali表示：「幾十年來，新思科技一直與台積公司緊密合作，面向台積公司各代先進節點提供任務關鍵型EDA和IP解決方案。這種合作關係有助於幫助我們的共同客戶在萬物智能時代加速創新，推動半導體設計的未來發展。我們正在共同突破技術的界限，不斷實現性能、能效和工程生產力方面的突破性進展。」

新思科技人工智能驅動的EDA設計流程提高PPA和工程生產力 諸多全球領先科技企業已採用Synopsys.ai賦能、人工智能驅動的EDA流程，在N2工藝上進行先進的芯片設計。

聯發科公司副總裁吳慶杉表示：「新思科技經過認證的Custom Compiler和PrimeSim解決方案提高了性能和生產率，讓我們的開發者能夠滿足在台積公司N2工藝上進行高性能模擬設計的芯片需求。擴大與新思科技的合作，使我們能夠充分利用其人工智能驅動流程的全部潛力，加快我們的設計遷移和優化工作，改善向多個垂直領域交付業界領先SoC所需的流程。」

此外，新思科技正在與台積公司合作，在新思科技數字設計流程中開發針對台積公司A16 工藝的全新背側佈線功能，以解決電源分配和信號佈線問題，從而實現設計性能效率和密度優化。可互操作的工藝設計工具包（iPDK）和新思科技IC Validator™ 物理驗證運行集可供開發團隊處理日益複雜的物理驗證規則，並高效地將設計過渡到台積公司N2技術。

為了進一步加速芯片設計，新思科技和台積公司通過台積公司的雲認證，在雲上啓用新思科技的EDA工具，為雙方客戶提供雲就緒的EDA工具，這些工具可提供精確的結果質量，並與台積公司先進的工藝技術無縫集成。新思科技的雲認證工具包括綜合、佈局佈線、靜態時序和功率分析、晶體管級靜態時序分析、定製實現、電路仿真、EMIR分析和設計規則檢查。

EDA全面解決方案推動多芯片創新 新思科技、Ansys和台積公司持續深化合作，基於自身的全球領先解決方案，通過全面的系統分析流程應對多芯片設計所面臨的複雜的多物理挑戰。這一全新流程是基於新思科技 3DIC Compiler統一的架構探索到籤核平台，集成了3DSO.ai和針對數字和3D集成電路的Ansys RedHawk-SC™電源完整性籤核平台，增強了熱分析和電壓降感知時序分析。新思科技3DIC Compiler是經台積公司認證的平台，可支持3Dblox以及台積公司的3DFabric，其中包括TSMC-SoIC®（系統集成芯片）和CoWoS封裝技術。

Ansys半導體、電子和光學業務副總裁兼總經理John Lee表示: 「我們與新思科技、台積公司的合作體現了我們共同致力於推動創新和實現人工智能和多芯片設計的未來。我們正在共同應對多芯片架構中固有的多物理挑戰，幫助我們的共同客戶在新思科技全新的設計環境中實現芯片、封裝和系統級效應的黃金籤核精度。

利用經硅片驗證的IP降低風險 新思科技全面的多芯片測試解決方案，可與新思科技UCIe和HBM3 IP一同使用，確保多芯片封裝在製造測試和現場過程中的健康狀況。通過與台積公司合作，新思科技利用台積公司的CoWoS內插技術，開發了一款測試芯片，全面支持測試、監控、調試和修復功能。診斷、可追溯性和任務模式信號完整性監控可實現設計中、試運行中、生產中和現場優化，以達到預測性維護等目的。用於UCIe PHY的監控、測試和修復(MTR) IP可在芯粒、芯粒到芯粒接口和多芯粒封裝層面提供可測試性。

新思科技UCIe和HBM3 IP解決方案在N3E和N5工藝技術上取得了多項硅成功，加速了IP集成並最大限度地降低了風險。新思科技全新開發的UCIe IP工作速率高達40G，無需增加面積即可實現最大帶寬和能效，而HBM4和3DIO IP解決方案則加速了台積公司先進工藝上3D堆疊芯片的異構集成。

更多內容：

• LinkedIn 文章：新思科技攜手台積公司，基於台積公司的CoWoS技術成功實現多芯片設計測試芯片的流片

關於新思科技新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）一直致力於加速萬物智能時代的到來，為全球創新提供值得信賴的、從芯片到系統的全面設計解決方案，涵蓋電子設計自動化（EDA）、半導體 IP 以及系統和芯片驗證。長期以來，我們與半導體公司和各行業的系統級客戶緊密合作，助力其提升研發力和效能，為創新提供源動力，讓明天更有新思。如需了解更多信息，請訪問 。

編輯部聯繫人 Wanfang Hong新思科技