當地時間4月23日，臺積電在美國召開“2025年北美技術研討會”。此次會議共有超過2,500人註冊參加。臺積電不僅向客戶介紹其最新的尖端製程技術進展，也爲新創客戶設置“創新專區（Innovation Zone）”以展示他們獨特的產品，並提供向潛在投資者推介的機會。

3nm家族持續演進：N3P已量產，N3X下半年量產！

臺積電3nm家族目前包括已經量產的N3、N3E，接下來還將繼續推出N3P、N3X、N3A和N3C。其中，N3P按計劃於2024年第4季度開始批量生產，以接替N3E。N3X主要面向客戶端CPU，N3A面向汽車，N3C面向價值層產品。臺積電表示，3nm家族預計將是一個高容量、長時間運行的節點。截至2025年4月，收到的NTOS超過70個。

具體來說，臺積電N3P（第三代3nm級）是在當前的N3E基礎上的光學縮小版，保留相同的設計規則與IP兼容性，可在相同漏電率下提升5%性能，或者在相同頻率下降低5~10%功耗，對於典型混合邏輯、SRAM與模擬電路的設計，還能帶來約4%晶體管密度提升。

由於N3P的密度提升是來自光學制程改良，可對所有芯片結構實現更佳擴展，尤其是以SRAM爲主的高效能設計。同時，N3P還保留了對3nm級客戶端和數據中心IP的支持。

臺積電表示，N3P製程2024年四季度已進入量產階段，公司正爲主要客戶進行產品開發與佈局。

至於N3X，與N3P相比，可在相同功耗下將最高性能提升5%，或者在相同頻率下降低7%的功耗。N3X 最關鍵的優勢在支持高達1.2V的電壓，這對3奈米級製程是極限，可使需要極限頻率的應用（如客戶端CPU）達到絕對最高頻率（Fmax）。這樣的極限頻率也有代價，如漏電功耗可能增加高達250%，因此芯片開發者採用1.2V電壓設計N3X芯片時需格外謹慎。N3X芯片預計今年下半年量產。

臺積電業務發展與全球銷售資深副總裁兼副營運長張曉強（Kevin Zhang）表示，N3P已於去年底（2024年）開始量產，將持續優化3nm製程。臺積電的策略是新節點導入後，持續進行增強，幫助客戶充分獲取製程縮減的效益，“我們理解客戶爲了遷移到新節點，在生態系統中開發IP投入龐大資金，因此希望客戶能在每個新制程投資中獲益，臺積電也會在產品層面提供增強支持。”

一直以來，臺積電都會在同一製程開發套件中提供多個製程迭代，例如N5、N5P、N4、N4P、N4C，儘可能延長公司昂貴設備的使用壽命，幫助客戶最大限度重複使用其IP。雖然市場都期待2nm製程，但大多數先進客戶端處理器，如下一代iPhone、iPad及Mac可能仍將採用臺積電N3家族製程。

N2P將於2026年下半年量產

臺積電目前正在積極推進N2（2nm）製程的製造，納米片器件性能接近目標，256Mb SRAM的平均良率>90%，目前已經收到了多個TO，有望於今年下半年量產。此外，臺積電還在研發N2P和N2X製程。

與 N3E 相比，N2P在相同功耗下，性能可提升 18%，在相同性能下，功耗可降低36%，密度將提高1.2倍。

臺積電預計，N2P有望在 2026 年下半年投入生產。而N2X則將在2027年量產。

A16製程：融合了三大創新技術，將於2026年下半年量產

臺積電A16製程融合了臺積電的三大創新技術，包括：NanoFLEX晶體管架構、超級電軌、DTCO（設計技術協同優化）。

超級電軌（SPR）技術：SPR 實現了背面供電網絡，將電源軌從晶圓正面移至背面。這顯著減少了佈線擁塞和電源噪聲，同時釋放了金屬層，從而提高了信號效率。這標誌着臺積電首次在量產邏輯節點中引入背面供電技術，實現了電源架構的真正跨越。

NanoFLEX晶體管架構：NanoFLEX 基於 GAA 納米片晶體管的演進，引入了靈活的通道堆疊技術，允許在同一設計中集成不同尺寸和形狀的納米片。這使得特定功能（邏輯、內存、I/O）的調整成爲可能，可以根據模塊的性能、功耗或面積進行優化，從而增強晶體管級別的定製化和設計自由度。

DTCO（設計技術協同優化）：A16 全面遵循臺積電的 DTCO 戰略，將工藝技術開發與設計實現相結合，以優化 PPA（功耗、性能、面積）。這種協同優化可加快設計週期、提高良率，並確保技術擴展直接轉化爲系統級競爭力。

根據臺積電公佈的數據顯示，A16相比上一代N2P製程將會帶來同等功耗下8%至10%的性能提升，或同等性能下15%至20%功耗的降低，邏輯密度將提升7%至10%。

臺積電確認 A16 將於 2026年下半年量產，目標應用包括 AI 加速器、高性能計算 (HPC) 系統、移動 SoC 以及高端自動駕駛處理器。A16 也有望成爲未來 Chiplet 架構、3D 堆疊和光電異構集成等創新技術的基礎。

全新A14製程：基於第二代GAA晶體管技術，將於2028年量產

此次研討會的一大亮點是全新的A14製程技術的推出。A14製程是基於臺積電領先業界N2（2nm）製程的重大進展，基於第二代GAA晶體管技術（NanoFLEX晶體管架構），提供更快計算和更佳能源效率推動人工智能（AI）轉型，亦有望增進端側AI功能，強化智能手機等應用。根據規劃，A14預計將於2028年開始量產，截至目前進度順利，良率表現優於預期。

具體指標方面，與今年稍晚量產的N2製程相比，A14製程在相同功耗下，速度可提升15%，或在相同速度下，功耗可降低30%，邏輯密度增加超過20%。結合臺積電納米片晶體管設計協同最佳化經驗，將TSMC NanoFlex標準單元構架發展成NanoFlex Pro，以實現更佳性能、能效和設計靈活性。

需要特別指出的是，A14製程並未配備與A16一樣的超級電軌（SPR）技術，不過隨後會提出A14 SPR版，預計將於2029年量產。

據SEMI VISON報道，臺積電在研討會上還提到了高數值孔徑極紫外光（High-NA EUV）光刻技術，該技術能夠進一步縮小圖案尺寸。A14製程將有可能會導入High-NA EUV技術。這證實了臺積電在2nm以下節點不僅在邏輯設計方面，而且在整個設備和材料生態系統中也在不斷突破極限。

值得一提的是，光刻機大廠ASML在一季度財報電話會議當中也提到，今年一季度向三家客戶交付了5臺High NA EUV光刻機，外界猜測其中就包括了臺積電。

臺積電董事長暨總裁魏哲家表示，客戶不斷展望未來，臺積電技術領先和卓越製造將提供可靠創新藍圖。臺積電先進邏輯如A14，是連接實體和數字世界的全方位解決方案組合的一部分，推動AI未來。

先進封裝技術

臺積電3DFabric先進封裝技術與其尖端製程技術相輔相成，可以爲客戶提供完整的產品級解決方案。

其中，在3D集成方面，SoIC-P採用微凸塊技術，可將間距降至 16 微米。使用無凸塊技術（SoIC-X），可以實現幾微米的間距。臺積電最初採用 9 微米工藝，目前已投入 6 微米量產，並將進一步改進，從而實現類似單片的集成密度。

對於 2.5/3D先進封裝，臺積電目前最主要的是CoWoS技術，既支持常見的硅中介層，也支持 CoWoS-L，後者使用帶有局部硅橋的有機中介層實現高密度互連。CoWos-R 則提供純有機中介層。集成扇出 (InFO) 技術於 2016 年首次應用於移動應用。該平臺現已擴展至支持汽車應用。

臺積電正在繼續推進其CoWoS（Chip on Wafer on Substrate）技術，以滿足AI對更多邏輯和高帶寬內存（HBM）持續增長的需求。比如，計劃在2027年量產9.5倍光罩尺寸的CoWoS，進而能夠以臺積電先進邏輯技術將12個或更多的HBM堆疊整合到一個封裝中。

繼2024年發佈革命性系統級晶圓（TSMC-SoW）技術，臺積電再次推出以CoWoS技術爲基礎的SoW-X，以打造一個擁有當前CoWoS解決方案40倍運算能力的晶圓尺寸系統，SoW-X計劃於2027年量產。

人工智能的高性能計算顯然是先進封裝技術的主要驅動力。臺積電表示，當今典型的人工智能加速器應用，豬獒通過硅中介層將單片SoC與HBM存儲器堆棧集成在一起。

但是未來單片SoC將被3D芯片堆疊取代，以滿足高密度計算需求。比如，HBM存儲器堆疊與RDL中介層集成；集成硅光子技術也將成爲設計的一部分，以提高通信帶寬和功耗；集成穩壓器也將有助於優化此類應用的功耗。

臺積電也強調，爲完備其邏輯技術的極致運算能力和效率，提供了許多解決方案，其中包含運用了緊湊型通用光子引擎（COUPETM）技術的硅光子整合、用於HBM4的N12和N3邏輯基礎裸晶，以及用於AI的新型整合型電壓調節器（Integrated Voltage Regulator，IVR），與電路板上的獨立電源管理芯片相比，其具備5倍的垂直功率密度傳輸。

此外，還有很多創新的應用也需要先進封裝技術的支持。增強現實眼鏡就是一個新產品的例子，這類設備需要的組件包括超低功耗處理器、用於 AR 感知的高分辨率攝像頭、用於代碼存儲的嵌入式非易失性存儲器 (eNVM)、用於空間計算的大型主處理器、近眼顯示引擎、用於低延遲射頻的 WiFi/藍牙，以及用於低功耗充電的數字密集型電源管理集成電路 (PMIC)。這類產品將爲複雜性和效率設定新的標準。

雖然自動駕駛汽車備受關注，但人形機器人的需求也備受關注。臺積電提供了下圖，以說明所需的大量先進硅片。而將所有這些芯片集成到高密度、高能效的封裝中的能力也至關重要。

其他新技術在各主要應用領域的進展

除了A14先進製程，臺積電還介紹了新的邏輯製程、特殊製程、先進封裝和3D芯片堆疊技術，爲廣泛的高效能運算（HPC）、智能手機、汽車和物聯網IoT技術平臺做出貢獻。這些新發布的技術旨在爲客戶提供一整套互連的技術組合，以驅動其產品創新。

高性能計算

臺積電繼續推進其CoWoS（Chip on Wafer on Substrate）技術，以滿足AI對更多邏輯和高頻寬內存（HBM）永無止境的需求。臺積電計劃在2027年量產9.5倍光罩尺寸的CoWoS，進而能夠以臺積電先進邏輯技術將12個或更多的HBM堆疊整合到一個封裝中。

繼2024年發佈革命性系統級晶圓（TSMC-SoW）技術，臺積電再次推出以CoWoS技術爲基礎的SoW-X，以打造一個擁有當前CoWoS解決方案40倍運算能力的晶圓尺寸系統，SoW-X計劃於2027年量產。

臺積電強調，爲完備其邏輯技術的極致運算能力和效率，提供了許多解決方案，其中包含運用了緊湊型通用光子引擎（COUPETM）技術的硅光子整合、用於HBM4的N12和N3邏輯基礎裸晶，以及用於AI的新型整合型電壓調節器（Integrated Voltage Regulator，IVR），與電路板上的獨立電源管理芯片相比，其具備5倍的垂直功率密度傳輸。

智能手機

臺積電通過其最新一代的射頻技術N4C RF支持邊緣設備能以高速、低延遲無線連接來移動大量數據的AI需求。與N6RF+相比，N4C RF 提供30%的功率和麪積縮減，使其成爲將更多數位內容整合到射頻系統單芯片的設計中的理想選擇，滿足新興標準例如WiFi8和具豐富AI功能的真無線立體聲的需求。N4C RF計劃在2026年第一季進入試產。

汽車

先進駕駛輔助系統（ADAS）和自動駕駛汽車（AV）對於運算能力有着嚴苛的需求，同時必須確保汽車等級的質量和可靠性。臺積電以最先進的N3A製程滿足客戶需求，目前N3A正處於AEC-Q100第一級驗證的最後階段，並不斷改良，以符合汽車零件每百萬分之缺陷率（DPPM）的要求。N3A 正進入汽車應用的生產階段，爲未來軟件定義汽車的全方位技術組合增添生力軍。

物聯網

隨着日常電子產品和家電採用AI功能，物聯網應用仍以有限的電量承擔更多的運算任務。隨着臺積電先前公佈的超低功耗N6e製程進入生產，其將繼續推動N4e拓展未來邊緣AI的能源效率極限。

編輯：芯智訊-浪客劍